#2

Attorney Docket No. 1566.1004

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Hideaki WATANABE, et al.

Application No.:

Group Art Unit:

Filed: October 11, 2001

Examiner:

For:

DIFFERENTIAL SIGNAL OUTPUT APPARATUS, SEMICONDUCTOR INTEGRATED CIRCUIT APPARATUS HAVING THE DIFFERENTIAL SIGNAL OUTPUT APPARATUS,

DIFFERENTIAL SIGNAL TRANSMISSION SYSTEM, SIGNAL DETECTION

APPARATUS, SIGNAL DETECTION METHOD, SIGNAL TRANSMISSION SYSTEM

AND COMPUTER-READABLE PROGRAM

# SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application Nos. 2001-185309 and 2001-185040

Filed: June 19, 2001

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: October 11, 2001

By:

James D. Halsey, Jr. Registration No. 22,729

700 11th Street, N.W., Ste. 500 Washington, D.C. 20001 (202) 434-1500

31040 U.S. PTO 09/973767 10/11/01

# PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: June 19, 2001

Application Number: Patent Application No. 2001-185309

Applicant(s): FUJITSU LIMITED

FUJITSU VLSI LIMITED

August 3, 2001

Commissioner,

Patent Office Kohzoh OIKAWA

Certification No. 2001-3069215

# 日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 6月19日

出 願 番 号

Application Number:

特願2001-185309

出 願 Applicant(s):

富士通株式会社

富士通ヴィエルエスアイ株式会社


2001年 8月 3日

特許庁長官 Commissioner, Japan Patent Office



Dal





出証番号 出証特2001-3069215

#### 特2001-185309

【書類名】

特許願

【整理番号】

0140362

【提出日】

平成13年 6月19日

【あて先】

特許庁長官 殿

【国際特許分類】

H03F 3/45

【発明の名称】

差動信号出力装置、該差動信号出力装置を有する半導体

集積回路装置、及び差動信号伝送システム

【請求項の数】

【発明者】

【住所又は居所】 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴ

イエルエスアイ株式会社内

【氏名】

渡辺 英明

【特許出願人】

【識別番号】

000005223

【氏名又は名称】 富士通株式会社

【特許出願人】

【識別番号】

000237617

【氏名又は名称】 富士通ヴィエルエスアイ株式会社

【代理人】

【識別番号】 100098431

【弁理士】

【氏名又は名称】 山中 郁生

【電話番号】

052-218-7161

【選任した代理人】

【識別番号】 100097009

【弁理士】

【氏名又は名称】 富澤 孝

【手数料の表示】

【予納台帳番号】 041999

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0008078

【包括委任状番号】 0008079

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

差動信号出力装置、該差動信号出力装置を有する半

導体集積回路装置、及び差動信号伝送システム

【特許請求の範囲】

【請求項1】 差動信号を入力する差動対と、

前記差動対の一端に接続され、前記差動対に電流を供給する電流源と、

前記電流源から前記差動対の各構成トランジスタへの分岐ノードと、低インピーダンスノードとの間に接続されるコンデンサとを備えることを特徴とする差動信号出力装置。

【請求項2】 前記低インピーダンスノードは、電源電圧、あるいは接地電圧であることを特徴とする請求項1に記載の差動信号出力装置。

【請求項3】 差動信号を入力する差動対と、

前記差動対の一端に接続され、前記差動対に電流を供給する第1電流源と、

前記第1電流源から前記差動対の各構成トランジスタへの分岐ノードと電流供給装置との間に接続されるコンデンサとを備えることを特徴とする差動信号出力装置。

【請求項4】 前記電流供給装置は、第2電流源であることを特徴とする請求項3に記載の差動信号出力装置。

【請求項5】 第1導電型で構成される第1差動対と、

前記第1差動対の一端に接続され、前記第1差動対に電流を供給する第1電流 源と、

差動出力端子を前記第1差動対の差動出力端子に接続し、第2導電型で構成される第2差動対と、

前記第2差動対の一端に接続され、前記第2差動対に電流を供給する第2電流 源と、

前記第1電流源から前記第1差動対の各構成トランジスタへの第1分岐ノードと、前記第2電流源から前記第2差動対の各構成トランジスタへの第2分岐ノードとの間に接続されるコンデンサとを備えることを特徴とする請求項4に記載の差動信号出力装置。

【請求項6】 前記コンデンサは、前記差動対への電流が過渡的に遮断された際、又は前記第1差動対あるいは前記第2差動対の少なくとも何れか一方への電流が過渡的に遮断された際、前記電流源、前記第1電流源、又は前記第2電流源が供給する電流を過渡的に流す電流パスを形成することを特徴とする請求項1乃至5の少なくとも何れか1項に記載の差動信号出力装置。

【請求項7】 前記差動信号出力装置における負荷インピーダンスに比して、前記コンデンサに過渡的な電流が流れる過渡応答周波数における前記コンデンサのインピーダンスが小さいことを特徴とする請求項6に記載の差動信号出力装置。

【請求項8】 差動入力信号間、及び差動出力信号間を各々配線し、第1導電型の構成トランジスタを対称に配置してなる第1差動対と、

前記第1差動対の一端に接続され、第1導電型の前記各構成トランジスタへの接続配線が対称になるように配置された第1電流源と、

前記第1差動対に対向して配置され、差動入力信号間、及び差動出力信号間を 各々配線して、第2導電型の構成トランジスタを対称に配置してなる第2差動対 と、

前記第2差動対の一端に接続され、第2導電型の前記各構成トランジスタへの接続配線が対称になるように配置された第2電流源と、

前記第1電流源から第1導電型の前記各構成トランジスタへの接続配線の第1 分岐ノードと、前記第2電流源から第2導電型の前記各構成トランジスタへの接 続配線の第2分岐ノードとの間に接続され、前記第1差動対と前記第2差動対と に囲まれた領域に配置したコンデンサとを備えた差動信号出力装置を有すること を特徴とする半導体集積回路装置。

【請求項9】 差動信号を入力する、第1導電型で構成された第1差動入力 部と、

前記第1差動入力部に電流を供給する第1電流供給部と、

差動出力端子を前記第1差動入力部の差動出力端子に接続し差動信号を入力する、第2導電型で構成された第2差動対と、

前記第2差動入力部に電流を供給する第2電流入力部と、

#### 特2001-185309

前記第1差動入力部と前記第1電流入力部との接続ノードと、前記第2差動入力部と前記第2電流入力部との接続ノードとの間に接続されるコンデンサとを備えた差動信号出力装置を有してなることを特徴とする差動信号伝送システム。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、伝送線路に差動信号を出力する差動信号出力装置に関するものであり、特に、高速なシリアル通信に用いて好適な差動信号出力装置に関するものである。

[0002]

【従来の技術】

従来より、IEEE1394シリアルバスに代表される高速なシリアル通信においては、同軸ケーブルやツイストペアケーブルを伝送線路として、差動信号が伝送されている。この差動信号は、例えばIEEE1394-1995規格では、差動振幅が200mV程度であり、データ転送レートが最大で400メガビット/秒という高速なデータ転送速度を有しており、IEEE1394b規格では、差動振幅が800mV程度であり、データ転送レートが最大で800メガビット/秒という高速なデータ転送速度である。

[0003]

この高速伝送を実現するために、差動出力信号の駆動能力を高めた回路構成として、例えば、図9に示すような差動信号出力回路100が考えられている。

[0004]

図9において、第1電流源C1を介して電源電圧VDDと接続されるノードN1は、PMOSトランジスタQ1、Q2のソース端子が共通に接続されている。PMOSトランジスタQ1、Q2のドレイン端子は、各々NMOSトランジスタQ3、Q4のドレイン端子と接続され、差動出力端子OUT、OUTXとなる。NMOSトランジスタQ3、Q4のソース端子はノードN2で共通に接続されて第2電流源C2を介して接地電圧GNDに接続されている。また、PMOSトランジスタQ1のゲート端子とNMOSトランジスタQ3のゲート端子とが接続さ

れて一方の差動入力端子IPを構成し、PMOSトランジスタQ2のゲート端子とNMOSトランジスタQ4のゲート端子とが接続されて他方の差動入力端子INを構成している。

[0005]

インバータ構成をしたPMOSトランジスタQ1とNMOSトランジスタQ3、及びPMOSトランジスタQ2とNMOSトランジスタQ4とにおいて、PMOSトランジスタQ1、Q2、及びNMOSトランジスタQ3、Q4とが各々第1及び第2差動対を構成している。そして、ソース電流側の第1電流源C1、及びシンク電流側の第2電流源C2の電流を第1及び第2差動対のうち何れの側のトランジスタに流すかを制御している。これら2組の第1及び第2差動対を相互に接続して接続点を差動出力端子OUT、OUTXとすることにより、差動入力IP,INに対する差動出力OUT、OUTXの応答において、差動出力端子OUT、OUTXにダイレクトにソース/シンク電流を供給して駆動することができ、高速応答性を実現している。

[0006]

#### 【発明が解決しようとする課題】

しかしながら、図9の差動信号出力回路100では、インバータ構成をしている第1及び第2差動対Q1とQ2、Q3とQ4において、PMOSトランジスタQ1、Q2とNMOSトランジスタQ3、Q4の各々のソース端子は、それぞれ第1電流源C1を介して電源電圧VDDと、第2電流源C2を介して接地電圧GNDとに接続されている。従って、PMOSトランジスタQ1、Q2のソース端子が接続されているノードN1は、電源電圧VDDから第1電流源C1の動作電圧分の電圧降下をした電圧になっており、NMOSトランジスタQ3、Q4のソース端子が接続されているノードN2は、接地電圧GNDから第2電流源C2の動作電圧分の電圧上昇をした電圧になっている。ここで、第1及び第2電流源C1、C2をMOSトランジスタによるカレントミラー回路であるとし、MOSトランジスタの閾値を絶対値で0.7Vと仮定すると、第1及び第2電流源C1、C2の動作電流は、トランジスタサイズ、電流値にもよるが、1V程度と仮定することができる。電源電圧VDDが3.3Vであれば、インバータ構成の第1及

び第2差動対Q1とQ2、Q3とQ4のソース端子間には、3.3V-1V-1V-1V=1.3V程度の電圧が印加されるにとどまる。MOSトランジスタの閾値が 0.7Vであるため、インバータ構成のトランジスタQ1とQ3、Q2とQ4の動作点である中間電圧は、各ソース端子から0.65V(=1.3V/2)となる。動作点は、入力信号の切り替わりの中心であるが、このポイントでインバータ構成のトランジスタQ1とQ3、Q2とQ4は、共にオフ状態になってしまう。即ち、差動入力信号の切り替わり時における過渡状態で、インバータ構成のトランジスタQ1とQ3、Q2とQ4が全てオフし電流パスが切断されてしまう期間を有することとなる。

#### [0007]

図9の差動信号出力回路100において、第1及び第2電流源C1、C2は常時、一定電流を流しつづけているので、電流パスが切断されてしまうと、第1電流源C1に接続されているノードN1へは電流が流れ込み、ノードN1に接続されているトランジスタQ1、Q2のソース端子の容量成分や配線容量等の寄生の容量成分に電荷を充電することとなりノードN1の電圧は上昇する。同様に、第2電流源C2に接続されているノードN2からは電流が流れ出し、ノードN2に接続されているトランジスタQ3、Q4のソース端子の容量成分や配線容量等の寄生の容量成分から電荷を放電することとなりノードN2の電圧は下降する。

#### [0008]

差動入力信号の切り替わり期間が終了すると、切り替わり前には非導通であった側のトランジスタが導通し電流パスが再び接続される。この時、電流パスが切断されていた期間に充電/放電されていた電荷がこの電流パスを介して差動出力端子OUT、OUTXに放電/充電される。即ち、切り替わり直後に差動出力端子OUT、OUTXに電圧オーバーシュート/アンダーシュートが発生してしまい問題である。

#### [0009]

また、図9の差動信号出力回路100や、図9における2組の第1及び第2差動対Q1とQ2、Q3とQ4のうち何れか一方を抵抗素子等で置き換えたタイプの差動信号出力回路、更には高速伝送用に限らず一般的な用途においても使用さ



れる、図10の受動負荷、あるいは能動負荷を備えた公知の差動信号出力回路において、各々対となるトランジスタQ1とQ2、Q3とQ4、Q5とQ6、Q7とQ8間に、製造ばらつきによる素子特性の違いが生ずる場合がある。この素子特性の違いから応答特性の違いが生じ、差動対Q1とQ2乃至Q7とQ8への差動入力信号の切り替わり時に動作タイミングがずれて、差動対を構成する両トランジスタQ1とQ2乃至Q7とQ8が共にオフ状態となる期間が存在する虞がある。この場合にも、電流源C1、C2、C3、C4からの電流パスが切断されてしまうため、電流源C1乃至C4に接続されているノードN1、N2、N3、N4の電圧が過渡的に変動し、次のタイミングで差動対Q1とQ2乃至Q7とQ8の他方のトランジスタがオンしたタイミングで差動出力端子に伝播し、差動出力端子にオーバーシュート、あるいはアンダーシュートが発生してしまい問題である。

#### [0010]

更に、差動入力信号における配線遅延差などが存在すると、差動対Q1とQ2 乃至Q7とQ8の切り替わりタイミングにずれが生ずることとなる。この場合に も、遅延関係が差動対Q1とQ2乃至Q7とQ8を共にオフする期間を発生させ るように付加されれば、上記の説明と同様に差動出力端子に電圧オーバーシュート/アンダーシュートが発生してしまい問題である。

#### [0011]

本発明は前記従来技術の問題点を解消するためになされたものであり、高速動作を要する差動信号出力装置においても、装置構成、あるいは製造ばらつきから生ずる応答特性のずれ、配線遅延の差から生ずる差動入力信号のタイミングのずれ等による差動出力端子の電圧オーバーシュート/アンダーシュートを抑制して、差動入力信号の安定した高速切り替えを実現できる差動出力信号装置を提供することを目的とする。

#### [0012]

#### 【課題を解決するための手段】

前記目的を達成するために、請求項1に係る差動信号出力装置は、差動信号を 入力する差動対と、差動対の一端に接続され、差動対に電流を供給する電流源と 、電流源から差動対の各構成トランジスタへの分岐ノードと、低インピーダンス ノードとの間に接続されるコンデンサとを備えることを特徴とする。また、請求 項6に係る差動信号出力装置は、請求項1乃至5の少なくとも何れか1項に記載 の差動信号出力装置において、コンデンサは、差動対への電流が過渡的に遮断さ れた際、電流源が供給する電流を過渡的に流す電流パスを形成することを特徴と する。

#### [0013]

請求項1の差動信号出力装置では、差動対の一端に接続された電流源から供給 される電流を、差動対への差動入力信号により、差動対の各構成トランジスタ間 で切り替える際の過渡期間において、電流源から差動対の各構成トランジスタへ の分岐ノードと、低インピーダンスノードとの間に接続されているコンデンサを 介して過渡的に電流が流れる。請求項6の差動信号出力装置では、コンデンサが 、差動対への電流が過渡的に遮断された際に電流パスを形成し、電流源が供給す る電流を過渡的に流す。

#### [0014]

これにより、差動対を構成する各構成トランジスタ間に製造ばらつきによる素子特性の違いにより差動対の応答特性の違いが生じ、差動入力信号の切り替わり時に動作タイミングがずれて両トランジスタが共にオフ状態となる期間が存在しても、コンデンサを介して低インピーダンスノードとの間で過渡的な電流パスが確保されるので、差動対と電流源との接続ノードの電圧が変動することはない。従って、差動入力信号の切り替わりの終了により差動対の他方の構成トランジスタがオンするタイミングで、差動出力端子に電圧オーバーシュートや電圧アンダーシュートが発生することはない。差動入力信号の高速な切り替えに対しても安定した差動出力信号を得ることができる。

#### [0015]

また、請求項2に係る差動信号出力装置は、請求項1に記載の差動信号出力装置において、低インピーダンスノードは、電源電圧、あるいは接地電圧であることを特徴とする。

#### [0016]

請求項2の差動信号出力装置では、差動入力信号の切り替わり時に、コンデン サに流れる過渡的な電流は、電源電圧、あるいは接地電圧という低インピーダン スノードとの間で流れる。

#### [0017]

これにより、電源電圧、あるいは接地電圧という低インピーダンスノードとの間で過渡的な電流が流れるので、過渡電流の供給能力を十分に確保することができ、差動対と電流源との接続ノードの電圧変動を確実に抑制することができる。 従って、差動出力端子における電圧オーバーシュートや電圧アンダーシュートを確実に抑制することができる。

#### [0018]

また、請求項3に係る差動信号出力装置は、差動信号を入力する差動対と、差動対の一端に接続され、差動対に電流を供給する第1電流源と、第1電流源から差動対の各構成トランジスタへの分岐ノードと電流供給装置との間に接続されるコンデンサとを備えることを特徴とする。また、請求項4に係る差動信号出力装置は、請求項3に記載の差動信号出力装置において、電流供給装置は、第2電流源であることを特徴とする。

#### [0019]

請求項3の差動信号出力装置では、差動対の一端に接続された第1電流源から供給される電流を、差動対への差動入力信号により、差動対の各構成トランジスタ間で切り替える際の過渡期間において、電流源から差動対の各構成トランジスタへの分岐ノードと電流供給装置との間に接続されているコンデンサを介して過渡的な電流が流れる。また、請求項4の差動信号出力装置では、第1電流源と同等以上の電流供給能力を有する第2電流源から過渡電流を供給する。

#### [0020]

これにより、電流供給装置が、第1電流源の出力する電流値と同等以上の電流 供給能力を有していれば、過渡電流の供給能力を十分に確保することができ、差 動対と電流源との接続ノードの電圧変動を確実に抑制することができる。従って 、差動出力端子における電圧オーバーシュートや電圧アンダーシュートを確実に 抑制することができる。

#### [0021]

また、請求項5に係る差動信号出力装置は、請求項4に記載の差動信号出力装置において、第1導電型で構成される第1差動対と、第1差動対の一端に接続され、第1差動対に電流を供給する第1電流源と、差動出力端子を第1差動対の差動出力端子に接続し、第2導電型で構成される第2差動対と、第2差動対の一端に接続され、第2差動対に電流を供給する第2電流源と、第1電流源から第1差動対の各構成トランジスタへの第1分岐ノードと、第2電流源から第2差動対の各構成トランジスタへの第2分岐ノードとの間に接続されるコンデンサとを備えることを特徴とする。また、請求項6に係る差動信号出力装置は、請求項1乃至5の少なくとも何れか1項に記載の差動信号出力装置において、コンデンサは、第1差動対あるいは第2差動対の少なくとも何れか一方への電流が過渡的に遮断された際、第1電流源と第2電流源との間で電流を過渡的に流す電流パスを形成することを特徴とする。

#### [0022]

請求項5の差動信号出力装置では、差動出力端子間が接続された第1及び第2 差動対の各々の一端に接続された第1及び第2電流源から供給される電流を、第 1及び第2差動対への差動入力信号により、各構成トランジスタ間で導通関係を 切り替える際の過渡期間において、第1及び第2分岐ノード間に接続されている コンデンサを介して第1電流源と第2電流源との間で過渡的な電流が流れる。請 求項6の差動信号出力装置では、コンデンサが、第1及び第2差動対への電流が 過渡的に遮断された際に電流パスを形成し、第1及び第2電流源間の電流を過渡 的に流す。

#### [0023]

これにより、装置構成により、差動入力信号の切り替わり時に第1及び第2差動対を構成するトランジスタがオフ状態となっても、また、製造ばらつきにより第1あるいは第2差動対を構成する各構成トランジスタ間に素子特性の違いが生じ、第1あるいは第2差動対の応答特性のアンバランスにより切り替わり時に動作タイミングがずれて第1あるいは第2差動対のトランジスタがオフ状態となる期間が存在しても、コンデンサを介して第1電流源と第2電流源との間で過渡的

な電流パスが確保されるので、第1及び第2差動対と第1及び第2電流源との各接続ノードの電圧が変動することはない。従って、差動入力信号の切り替わりの終了により第1及び第2差動対の他方の構成トランジスタがオンするタイミングで、差動出力端子に電圧オーバーシュートや電圧アンダーシュートが発生することはない。差動入力信号の高速な切り替えに対しても安定した差動出力信号を得ることができる。

#### [0024]

また、請求項7に係る差動信号出力装置は、請求項6に記載の差動信号出力装置において、差動信号出力装置における負荷インピーダンスに比して、コンデンサに過渡的な電流が流れる過渡応答周波数におけるコンデンサのインピーダンスが小さいことを特徴とする。

#### [0025]

請求項7の差動信号出力装置では、コンデンサに過渡的な電流が流れる過渡応 答周波数におけるコンデンサのインピーダンスを、差動信号出力装置における負 荷インピーダンスに比して、小さくなるようにコンデンサの容量値を設定する。

#### [0026]

これにより、過渡応答時に過渡的な電流を流すコンデンサのインピーダンスが、負荷インピーダンスよりも小さいので、差動対と電流源との接続点の電圧変動 を有効に抑制することができる。

#### [0027]

また、請求項8に係る半導体集積回路装置は、差動入力信号間、及び差動出力信号間を各々配線し、第1導電型の構成トランジスタを対称に配置してなる第1差動対と、第1差動対の一端に接続され、第1導電型の各構成トランジスタへの接続配線が対称になるように配置された第1電流源と、第1差動対に対向して配置され、差動入力信号間、及び差動出力信号間を各々配線して、第2導電型の構成トランジスタを対称に配置してなる第2差動対と、第2差動対の一端に接続され、第2導電型の各構成トランジスタへの接続配線が対称になるように配置された第2電流源と、第1電流源から第1導電型の各構成トランジスタへの接続配線の第1分岐ノードと、第2電流源から第2導電型の各構成トランジスタへの接続

配線の第2分岐ノードとの間に接続され、第1差動対と第2差動対とに囲まれた 領域に配置したコンデンサとを備えた差動信号出力装置を有することを特徴とする。

#### [0028]

請求項8の半導体集積回路装置では、差動入力信号間、及び差動出力信号間を各々配線する。また、第1及び第2差動対の各構成トランジスタ、第1及び第2 電流源を各々対称に配置する。更に、各々対称配置された第1及び第2差動対の各構成トランジスタを対向させて配置する。そして、第1及び第2差動対とに囲まれた領域にコンデンサを配置して差動信号出力装置を構成する。

#### [0029]

これにより、差動信号出力装置を構成する各構成素子を対称配置することにより、構成素子間の素子特性のばらつきを最小限に抑え、また差動入力信号間や差動出力信号間の配線負荷をバランスさせることができ、差動信号間の伝搬遅延の差異を最小限に抑えることができる。同時に、各構成素子、配線に対するコンデンサの配置の対称性を高めることができるので、コンデンサによる差動入力信号の切り替わり時における第1及び第2差動対と第1及び第2電流源との各接続ノードの電圧変動のアンバランスを最小限に抑制することができる。従って、差動出力端子の電圧オーバーシュートや電圧アンダーシュートを有効に抑制することができる。更に、半導体集積回路装置上の熱源からの位置に応じてチップの温度が異なるという、いわゆる熱勾配を有する場合に、熱源に対して対称的なレイアウトパターンを有していれば、各構成素子を同様の温度特性で動作させることができる。また、差動入力信号間や差動出力信号間の配線の配線種、配線経路等を同一にして配線してやれば、配線負荷をより良くバランスさせることができ好都合である。

#### [0030]

また、請求項9に係る差動信号伝送システムは、差動信号を入力する、第1導電型で構成された第1差動入力部と、第1差動入力部に電流を供給する第1電流供給部と、差動出力端子を前記第1差動入力部の差動出力端子に接続し差動信号を入力する、第2導電型で構成された第2差動対と、第2差動入力部に電流を供

給する第2電流入力部と、第1差動入力部と第1電流入力部との接続ノードと、 第2差動入力部と第2電流入力部との接続ノードとの間に接続されるコンデンサ とを備えた差動信号出力装置を有してなることを特徴とする。

[0031]

これにより、差動入力信号に応答する差動出力信号に電圧オーバーシュートや電圧アンダーシュートを含むことはなく、差動入力信号の高速な切り替えに対しても安定した差動出力信号が得られる差動信号伝送システムを提供することができる。

[0032]

#### 【発明の実施の形態】

以下、本発明の差動信号出力装置、差動信号出力装置を有する半導体集積回路装置、及び差動信号伝送システムについて具体化した実施形態を図1乃至図8に基づき図面を参照しつつ詳細に説明する。図1は、第1実施形態の差動信号出力回路を示す回路図である。図2は、第1実施形態における電流源の回路例を示す回路図である。図3は、第1実施形態におけるコンデンサの具体例を示す回路図である。図4は、第1実施形態におけるコンデンサの具体例を示す回路図である。図5は、第1実施形態の具体例のシミュレーション結果による差動出力波形を示す波形図である。図6は、第1実施形態の差動信号出力回路のレイアウトを示すパターン図である。図7は、第2実施形態の差動信号出力回路を示す回路図である。図8は、差動信号伝送システムの一例を示すブロック図である。

[0033]

図1に示す第1実施形態の差動信号出力回路1では、図9に示す従来技術における差動信号出力回路100に加えて、ノードN1、N2間にコンデンサCC1が追加されて構成されている。図1では、差動信号伝送システムにおいて差動出力端子OUT、OUTXに接続される負荷も記載されている。即ち、各差動出力端子OUT、OUTXに接続される抵抗負荷RLと、各抵抗負荷RLと接地電圧GNDとの間に接続されている容量負荷CLとにより負荷回路を構成している。また、図2に示すように、第1電流源C1、及び第2電流源C2の回路例として、各々、制御電圧をゲート端子に入力したPMOSトランジスタ、及びNMOS

トランジスタを使用することができる。更に、図3に示すように、コンデンサCC1の具体例として、NMOSトランジスタのゲート容量を利用することができる。

#### [0034]

差動入力端子IP、IMへ差動入力信号のうち、差動入力端子IPへの信号の 電圧レベルが差動入力端子IMへの信号の電圧レベルに比して高い場合には、第 1 差動対を構成するPMOSトランジスタQ1、Q2については、トランジスタ Q1がオフ状態となりトランジスタQ2がON状態となる。また、第2差動対を 構成するNMOSトランジスタQ3、Q4については、トランジスタQ3がオン 状態となりトランジスタQ4がオフ状態となる。従って、これらの2組の差動対 が構成する定常的な電流パスは、第1電流源C1からPMOSトランジスタQ2 を介して差動出力端子OUTXの電圧レベルを上昇させる。更に差動出力端子O UTXに供給された第1電流源Clからの電流は、2つの負荷抵抗RLを介して 差動出力端子〇UTからNMOSトランジスタQ3を介して第2電流源C2から 接地電圧GNDに流れる。差動出力端子OUTは電流をひかれることとなり、電 流を供給される差動出力端子OUTXに比して低い電圧レベルとなる。この結果 、差動出力端子OUT、OUTXには、差動出力端子OUTXをハイレベルとす る差動出力信号が出力される。差動入力端子IPへの信号の電圧レベルが差動入 力端子IMへの信号の電圧レベルに比して低い場合には、電圧関係を入れ替えて やれば同様な動作をすることとなり、差動出力端子OUTをハイレベルとする差 動出力信号が出力される。以上が差動入力端子IP、IM間における信号の電圧 レベルの大小関係が切り替わらない場合の定常状態における差動信号出力回路1 の動作である。

#### [0035]

次に、上記の定常状態から差動入力端子IP、IMの信号の電圧レベルが切り替わる場合について説明する。図1における回路構成では、電源電圧VDD、MOSトランジスタQ1乃至Q4の閾値電圧、第1及び第2電流源C1、C2における電圧降下、差動入力信号の電圧レベル等の諸条件により、差動入力端子IP、IMへの信号の切り替わり期間において第1及び第2差動対を構成しているM

OSトランジスタQ1とQ2、Q3とQ4が、全てオフ状態となってしまう場合がある。また、製造ばらつきによる各構成トランジスタQ1乃至Q4の素子特性の違いや、差動入力端子IP、IMの信号配線等における寄生抵抗・寄生容量等から生ずる伝播信号の伝播遅延の違いから切り替わり時の応答特性にずれを生じ、第1差動対を構成するPMOSトランジスタQ1とQ2、あるいは第2差動対を構成するNMOSトランジスタQ3とQ4の少なくとも何れか一方がオフ状態となってしまう場合がある。

#### [0036]

このとき、定常的な電流パスが遮断されてしまう。しかしながら、第1及び第2電流源C1、C2は、常に一定電流を流しつづけるので、第1及び第2電流源C1、C2が接続されているノードN1、N2には、定常的な電流パスが遮断されているにも関わらず電流が流れ続けようとする。コンデンサCC1が無ければ、ノードN1には第1電流源C1からの電流が流れ込みノードN1に接続されている容量成分を充電することによりノードN1の電圧は過渡的に上昇する。また、ノードN2からは第2電流源C2への電流が流れ出しノードN2に接続されている容量成分を放電することによりノードN2の電圧は過渡的に下降する。

#### [0037]

第1実施形態の差動信号出力回路1には、ノードN1及びN2間にコンデンサ CC1が接続されているため、差動入力端子IP、IMへの信号の切り替わり時 に電流パスが過渡的に遮断されてしまう場合において、過渡的な電流をコンデンサ CC1を介して流すことができる。この過渡電流は、差動入力端子IP、IM に印加される差動入力信号の過渡的な切り替わり時間にのみ流れる電流であり、周波数成分を有する交流的な電流である。またコンデンサCC1は、その素子特性から流れ込む過渡電流の周波数に反比例するインピーダンスを有する。従って、過渡電流が有する周波数成分、即ち切り替わり時の電流パスの遮断時間に応じて、コンデンサCC1のインピーダンスを適宜に調整すれば、特定の周波数成分を有する過渡電流に対してコンデンサCC1の有するインピーダンスを小さく設定することができ、コンデンサCC1は過渡電流を充分に流すことができる。ここで、差動信号出力回路1の回路動作の対称性から第1電流源C1と第2電流源

C2との電流値は同じ値に設定してあるので、コンデンサを介して第1電流源C1から第2電流源C2に流れる過渡電流はバランスし、ノードN1、N2に接続されている容量成分を充/放電することはなく、ノードN1、N2の過渡的な電圧変動は無い。従って、この電圧変動に起因する差動出力端子OUT、OUTXの電圧オーバーシュート/アンダーシュートを抑制することができる。

[0038]

コンデンサCC1のインピーダンスは、差動入力信号の切り替わり時における 電流パスの過渡的な遮断時間を、コンデンサCC1に流れる過渡電流パルスの周 期として周波数成分をfとすると、コンデンサCC1の容量値をCとして、

 $X c = 1 / (2 \pi f C)$ 

として求められる。このインピーダンスXcを、差動信号出力回路1の負荷抵抗 RL×2に対して充分に小さく設定してやれば(Xc<<RL×2)、ノードN1、N2に現れる電圧変動を殆んど無視できるレベルにまで抑制することができる。従来技術において電流パスの過渡的な遮断時間に発生するノードN1、N2の電圧変動がそのまま差動出力端子OUT、OUTXに移った後、負荷抵抗RL×2で接続されて電圧オーバーシュート/アンダーシュートの電圧ピーク値が決定されるのであるから、負荷抵抗RL×2に比して充分小さなインピーダンスXcを有するコンデンサCC1でノードN1、N2間を接続してやれば、ノードN1、N2の電圧変動、即ち、差動出力端子の電圧オーバーシュート/アンダーシュートは殆んど発生しなくなるからである。尚、電流パスの遮断時間は、回路シミュレーション等により容易に算出することができる。

[0039]

図4に第1実施形態の具体例を示す。基本的な回路接続は図1における第1実施 形態の差動信号出力回路1と同じである。第1電流源C1は、PMOSトランジ スタC01との間で第1カレントミラー回路を構成している。同様に第2電流源 C2は、NMOSトランジスタC02との間で第2カレントミラー回路を構成し ている。第1カレントミラー回路と第2カレントミラー回路とは、PMOSトランジスタC01とNMOSトランジスタC02とが接続されることにより同一の 電流値が流れるように構成されており、第1及び第2電流源C1、C2は同一電 流値を出力する。そして、第2カレントミラー回路のゲート端子VR1の電圧を調整可能として、電流値を可変としている。第1及び第2電流源を構成するMOSトランジスタCO1、C1、CO2、C2、及び第1及び第2差動対を構成するMOSトランジスタQ1乃至Q4のバックゲート端子は、電源電圧VDD(PMOSトランジスタの場合)、及び接地電圧GND(NMOSトランジスタの場合)に接続されている。ノードN1、N2間には、コンデンサCC1が接続されている。また、差動出力端子TPB、TPBXには、負荷抵抗RL、RLXが接続され、負荷抵抗RL、RLXの他端は負荷容量CLに共通に接続され、更に負荷容量CLの他端は接地電圧GNDに接続されている。各構成素子のパラメータは表1のとおりである。

【表1】

Mos	種別	チャネル長	チャネル幅	m (素子数)
		(L)	(W)	
C 0 1	PMOS	1. 0 μ m	43.0μm	2
C 1	PMOS	1. 0 μ m	43.0μm	2 0
C 0 2	NMOS	1.0 µ m	18.0 µ m	2
C 2	NMOS	1. 0 μ m	18.0μm	2 0
Q 1	PMOS	0. 34μm	44.0μm	2
Q 2	PMOS	0. 34μm	44.0μm	2
Q 3	NMOS	0. 34 μ m	20.0 μ m	2
Q 4	NMOS	0.34μm	20.0μm	2
コンデンサ	容量値			
CC1	10pF	·		
負荷	種別_	値		
RL	負荷抵抗	55Ω		
RLX	負荷抵抗	55Ω		
CL	負荷容量	250pF		

#### [0040]

表1のパラメータを有する図4の回路において、電源電圧VDDを3.3Vとし、差動入力信号を500MHzのスキューの無い台形波として、Bsim3モ

デルを使用してスパイスシミュレータによる過渡解析を行った結果を図5(B)に示す。波形は差動出力端子TPB、TPBXに出力される差動出力信号である。参考のため、図5(A)に、図4におけるコンデンサCC1を削除した従来技術の差動信号出力回路100について同様の条件で行ったシミュレーション結果の差動出力信号波形を示す。

#### [0041]

図5(A)の波形から、差動出力信号の切り替わり時に、ローレベルからハイレベルへの遷移に対して60mV程度の電圧オーバーシュートが発生し、ハイレベルからローレベルへの遷移に対して-120mV程度の電圧アンダーシュートが発生していることが確認できる。また、電圧オーバーシュート/アンダーシュートの電圧パルス周期は250psec程度であり、周波数として4GHz程度であることを確認することができる。これに対して、図5(B)に示すように、過渡電流パス用のコンデンサCC1を追加した第1実施形態の差動信号出力回路1では、電圧オーバーシュートは40mV以下に抑制され、電圧アンダーシュートは-30mV以下に抑制されていることが確認できる。このときのコンデンサCC1の容量値は10pFであり、周波数4GHzではコンデンサCC1のインピーダンスは、

 $Xc(4GHz)=1/(2\pi \times 4GHz \times 10 pF) ≒ 4\Omega$  となる。差動出力端子TPB、TPBXの負荷抵抗RLが $55\Omega$ であるので、 $RL\times 2=112\Omega$ に対してコンデンサCC1のインピーダンスが充分に小さくなっていることがわかる。このため、従来技術における、負荷抵抗 $112\Omega$ で発生していた電圧オーバーシュート/アンダーシュートを、第1実施形態におけるコンデンサCC1のインピーダンス $4\Omega$ では充分に小さくすることができる。

#### [0042]

図6に示すように、第1実施形態の差動信号出力回路1を半導体集積回路装置としてレイアウトする場合には、第1及び第2差動対を構成するMOSトランジスタQ1乃至Q4を対称に配置することが好ましい。更に、第1及び第2電流源C1、C2についても対称配置することが好ましい。そして、第1及び第2差動対を構成するMOSトランジスタQ1乃至Q4で囲まれた領域にコンデンサCC

1を対称配置することが好ましい。ここで、コンデンサCC1は、占有面積に対 して大きな容量値を確保することができるMOSトランジスタのゲート容量を使 用するMOSコンデンサCM1、CM2と、容量値の面積効率は高くないが精度 よく容量値を設定することができる平行平板型のコンデンサCPとの両タイプを 使用して構成することが好ましい。これにより、MOSコンデンサCM1、CM 2により大まかな容量値を設定しておき、平行平板コンデンサCPにより容量値 の微調整を行うことができ、最小の面積で精度よくコンデンサCC1を構成する ことができる。精度向上を図るため、MOSコンデンサСM1、CM2の中間に 平行平板コンデンサCPを配置する等、対称性を考慮した配置を行うことが好ま しい。ここで、平行平板コンデンサCPに使用される平行平板とは、例えば、拡 散層とメタル層、あるいはメタル層同士等、半導体集積回路装置の構成要素を適 宜に組合わせることにより構成することができる。尚、図6では、平行平板コン デンサCPを中心に配置し、その両側にMOSコンデンサCM1、CM2を配置 する構成を示したが、配置関係を逆にしてMOSコンデンサを中心に配置する他 、配置の対称性を維持することができる配置関係であれば同様の効果を有するこ とはいうまでもない。

[0043]

ここで、対称的な配置を行うことにより、イオン打ち込み量の擾乱等による拡 散濃度差や配線層のシート抵抗差、化学反応のミクロな不均一等による層間絶縁 膜の厚みの違い等に起因する製造工程における各構成素子間の条件不均一を相殺 することができ、製造ばらつきにおける素子間の特性差を最小限に抑制すること ができる。また、半導体集積回路装置の回路動作に伴う発熱があると、半導体集 積回路装置上の熱源からの位置に応じてチップ上の温度が異なるという、いわゆ る熱勾配を有する場合がある。このとき、熱源に対して対称的なレイアウトパタ ーンを有していれば、各構成素子を同様の温度特性で動作させることができる。 図6の場合、紙面上部、あるいは下部に熱源があれば、各構成素子が受ける温度 特性を一致させることができる。

[0044]

以上詳細に説明したとおり、第1実施形態に係る差動信号出力回路1、及びこ

の差動信号出力回路1を有する半導体集積回路装置では、回路構成により、差動入力信号の切り替わり時に第1及び第2差動対を構成するトランジスタQ1乃至Q4がオフ状態となっても、また、製造ばらつきにより第1あるいは第2差動対を構成する各構成トランジスタQ1乃至Q4間に素子特性の違いが生じ、第1あるいは第2差動対の応答特性のアンバランスにより切り替わり時に動作タイミングがずれて第1あるいは第2差動対のトランジスタQ1とQ2あるいはQ3とQ4がオフ状態となる期間が存在しても、コンデンサCC1を介して第1電流源C1と第2電流源C2との間で電流パスが確保されるので、第1及び第2差動対と第1及び第2電流源C1、C2との各接続ノードN1、N2の電圧が変動することはない。従って、差動入力信号の切り替わりの終了により第1及び第2差動対の他方の構成トランジスタがオンするタイミングで、差動出力端子OUT、OUTX(第1実施形態の具体例においては、TPB、TPBX)に電圧オーバーシュートや電圧アンダーシュートが発生することはない。差動入力信号の高速な切り替えに対しても安定した差動出力信号を得ることができる。

#### [0045]

このとき、過渡応答時に過渡的な電流を流すコンデンサCC1のインピーダンスXcが、負荷インピーダンスRL×2よりも小さいので、ノードN1、N2の電圧変動を有効に抑制することができる。

#### [0046]

また、差動信号出力回路1を構成する各構成素子を対称配置することにより、構成素子間の素子特性のばらつきを最小限に抑え、また差動入力信号間や、差動出力信号間の配線を等長配線とすることにより、差動信号間の伝搬遅延の差異を最小限に抑えることができる。同時に、各構成素子、配線に対するコンデンサCC1の配置の対称性を高めることができるので、コンデンサCC1による差動入力信号の切り替わり時における第1及び第2差動対と第1及び第2電流源C1、C2との各接続ノードN1、N2の電圧変動のアンバランスを最小限に抑制することができる。従って、差動出力端子OUT、OUTXの電圧オーバーシュートや電圧アンダーシュートを有効に抑制することができる。更に、半導体集積回路装置上の熱源からの位置に応じてチップの温度が異なるという、いわゆる熱勾配

を有する場合に、熱源に対して対称的なレイアウトパターンを有していれば、各 構成素子を同様の温度特性で動作させることができる。

#### [0047]

図7に示す第2実施形態の差動信号出力回路2A、2B、2C、2Dでは、図10に示す従来技術における差動信号出力回路200A、200Bに加えて、差動対と電流源との接続ノードN3n、N4nと電源電圧VDDとの間にコンデンサCC2n、CC3nが接続され、あるいは接続ノードN3p、N4pと接地電圧GNDとの間にコンデンサCC2p、CC3pが接続されて構成されている。また、第1実施形態と同様に、電流源C3n、C4nを図2に示すNMOSトランジスタで構成し、電流源C3p、C4pを図2に示すPMOSトランジスタで構成することができる。更に、コンデンサCC2n、CC3nを図3に示すNMOSトランジスタで構成し、コンデンサCC2p、CC3pを図3に示すNMOSトランジスタで構成し、コンデンサCC2p、CC3pを図3に示すNMOSトランジスタで構成し、コンデンサCC2p、CC3pを図3に示すNMOSトランジスタで構成し、コンデンサCC2p、CC3pを図3に示すNMOSトランジスタで構成し、コンデンサCC2p、CC3pを図3に示すNMOSトランジスタで構成することができる。

#### [0048]

第2実施形態では、過渡的な電流を流すコンデンサCC2n、CC3n、CC2p、CC3pの一方を電源電圧VDDや、接地電圧GNDといった低インピーダンスノードに接続することにより構成している。図7における(A)は、差動信号出力回路2A、2Cを構成する際、受動負荷を使用する場合であり、(B)は、差動信号出力回路2B、2Dを構成する際、能動負荷を使用する場合である。何れの場合にも、同様の効果を奏することができる。具体的動作については、第1実施形態における場合と同様であるので、ここでの説明は省略する。

#### [0049]

また、第2実施形態においても、半導体集積回路装置上にレイアウトする場合 には、各構成素子は対称性を有して配置することが好ましい。

#### [0050]

以上説明したとおり、第2実施形態に係る差動信号出力回路2A乃至2D、及びこの差動信号出力回路2A乃至2Dを有する半導体集積回路装置では、差動対を構成する各構成トランジスタQ5nとQ6n、Q7nとQ8n、Q5pとQ6

p、Q7pとQ8p間に製造ばらつきによる素子特性の違いにより差動対の応答特性の違いが生じ、差動入力信号の切り替わり時に動作タイミングがずれて両トランジスタQ5nとQ6n、Q7nとQ8n、Q5pとQ6p、Q7pとQ8pがオフ状態となる期間が存在しても、コンデンサCC2n、CC3n、CC2p、CC3pを介して低インピーダンスノードである電源電圧VDD、あるいは接地電圧GNDとの間で電流パスが確保されるので、差動対と電流源C3n、C4n、C3p、C4pとの接続ノードN3n、N4n、N3p、N4pの電圧が変動することはない。従って、差動入力信号の切り替わりの終了により差動対の他方の構成トランジスタがオンするタイミングで、差動出力端子に電圧オーバーシュートや電圧アンダーシュートが発生することはない。差動入力信号の高速な切り替えに対しても安定した差動出力信号を得ることができる。

#### [0051]

電源電圧VDD、あるいは接地電圧GNDという低インピーダンスノードとの間で過渡電流が流れるので、過渡電流の供給能力を十分に確保することができ、差動対と電流源との接続ノードN3n、N4n、N3p、N4pの電圧変動を確実に防止することができる。従って、差動出力端子における電圧オーバーシュートや電圧アンダーシュートを確実に防止することができる。

#### [0052]

差動信号出力回路2A乃至2Dを構成する各構成素子を対称配置してやれば、構成素子間の素子特性のばらつきを最小限に抑え、差動入力信号間や、差動出力信号間の配線を等長配線として差動信号間の伝搬遅延の差異を最小限に抑えることができる。また、半導体集積回路装置上の熱勾配に対しても各構成素子を対称的に配置することができる。従って、差動入力信号の切り替わり時における接続ノードN3n、N4n、N3p、N4pの電圧変動のアンバランスを最小限に抑制することができる。従って、差動出力端子の電圧オーバーシュートや電圧アンダーシュートを有効に抑制することができる。

#### [0053]

図8に示す差動信号伝送システムの一例は、IEEE1394b規格における ツイストペアケーブルを使用した場合の例である。このシステムにおいて、ライ ンドライバを第1実施形態の差動信号出力回路1を使用することにより、あるいは第2実施形態の差動信号出力回路2A乃至2Dを使用することにより、差動出力端子OUT、OUTXに、差動入力信号の切り替わり時の過渡的な電圧オーバーシュートや電圧アンダーシュートが発生してしまうことはなく、ツイストペアケーブルにおける高速な差動信号を安定して伝送することができる差動信号伝送システムを提供することができる。

[0054]

尚、本発明は前記第1及び第2実施形態に限定されるものではなく、本発明の 趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない

例えば、第1及び第2実施形態においては、MOSトランジスタで構成する場合を例にとり説明したが、本発明はこれに限定されるものではなく、バイポーラトランジスタで構成する場合、あるいはMOSトランジスタとバイポーラトランジスタとを適宜に組み合わせて構成する場合にも同様に適用することができる。

また、第1及び第2実施形態においては、過渡的な電流パスを形成するコンデンサを電流源や、電源電圧あるいは接地電圧に接続する場合について説明したが、本発明はこれに限定されるものではなく、電流供給能力が充分に大きい低インピーダンスノード等であれば接続することができる。例えば、ソースフォロア、エミッタフォロア等のバッファ出力や、内部電源等のその他の低インピーダンスノードに接続しても同様な効果を奏することができる。更に、大きな電流を流すことができる他の回路構成中の電流源を使用することも可能である。

また、従来技術における差動信号出力回路100に対しては、第1実施形態においてノードN1とN2とをコンデンサで接続する場合を示したが、ノードN1と接地電圧GNDとの間に第1コンデンサを接続すると共に、ノードN2と電源電圧VDDとの間に第2コンデンサを接続する構成とすることもできる。

[0055]

(付記1) 差動信号を入力する差動対と、

前記差動対の一端に接続され、前記差動対に電流を供給する電流源と、

前記電流源から前記差動対の各構成トランジスタへの分岐ノードと、低インピ

ーダンスノードとの間に接続されるコンデンサとを備えることを特徴とする差動 信号出力回路。

(付記2) 前記低インピーダンスノードは、電源電圧、あるいは接地電圧であることを特徴とする付記1に記載の差動信号出力回路。

(付記3) 差動信号を入力する差動対と、

前記差動対の一端に接続され、前記差動対に電流を供給する第1電流源と、

前記第1電流源から前記差動対の各構成トランジスタへの分岐ノードと電流供給装置との間に接続されるコンデンサとを備えることを特徴とする差動信号出力回路。

(付記4) 前記電流供給回路は、第2電流源であることを特徴とする付記3に 記載の差動信号出力回路。

(付記5) 第1導電型で構成される第1差動対と、

前記第1差動対の一端に接続され、前記第1差動対に電流を供給する第1電流 源と、

差動出力端子を前記第1差動対の差動出力端子に接続し、第2導電型で構成される第2差動対と、

前記第2差動対の一端に接続され、前記第2差動対に電流を供給する第2電流 源と、

前記第1電流源から前記第1差動対の各構成トランジスタへの第1分岐ノードと、前記第2電流源から前記第2差動対の各構成トランジスタへの第2分岐ノードとの間に接続されるコンデンサとを備えることを特徴とする付記4に記載の差動信号出力回路。

(付記6) 前記コンデンサは、前記差動対への電流が過渡的に遮断された際、 又は前記第1差動対あるいは前記第2差動対の少なくとも何れか一方への電流が 過渡的に遮断された際、前記電流源、前記第1電流源、又は前記第2電流源が供 給する電流を過渡的に流す電流パスを形成することを特徴とする付記1乃至5の 少なくとも何れか1項に記載の差動信号出力回路。

(付記7) 差動信号を入力する差動対と、

前記差動対の一端に接続され、前記差動対に電流を供給する電流源とを備え、

前記差動対への電流が過渡的に遮断された際、前記電流源が供給する電流を過渡的に流す電流パスを形成する過渡応答回路を備えることを特徴とする差動信号出力回路。

(付記8) 前記過渡応答回路は、コンデンサであることを特徴とする付記7に 記載の差動信号出力回路。

(付記9) 前記差動信号出力回路における負荷インピーダンスに比して、前記 コンデンサに過渡的な電流が流れる過渡応答周波数における前記コンデンサのイ ンピーダンスが小さいことを特徴とする付記6又は8に記載の差動信号出力回路

(付記10) 差動入力信号間、及び差動出力信号間を各々配線し、構成トランジスタを対称に配置してなる差動対と、

前記差動対の一端に接続され、前記各構成トランジスタへの接続配線が対称に なるように配置された電流源と、

前記電流源から前記各構成トランジスタへの接続配線の分岐ノードと、低インピーダンスノードとの間に接続され、前記各構成トランジスタに挟まれた領域に配置したコンデンサを備えた差動信号出力回路を有することを特徴とする半導体集積回路装置。

(付記11) 差動入力信号間、及び差動出力信号間を各々配線し、構成トランジスタを対称に配置してなる差動対と、

前記差動対の一端に接続され、前記各構成トランジスタへの接続配線が対称に なるように配置された第1電流源と、

前記電流源から前記各構成トランジスタへの接続配線の分岐ノードと、前記第 1電流源が出力する電流値と同等以上の電流供給能力を有する電流供給回路との 間に接続され、前記構成トランジスタにおける配置の対称性と同じ対称性を有し て配置されたコンデンサを備えた差動信号出力回路を有することを特徴とする半 導体集積回路装置。

(付記12) 差動入力信号間、及び差動出力信号間を各々配線し、第1導電型の構成トランジスタを対称に配置してなる第1差動対と、

前記第1差動対の一端に接続され、第1導電型の前記各構成トランジスタへの

接続配線が対称になるように配置された第1電流源と、

前記第1差動対に対向して配置され、差動入力信号間、及び差動出力信号間を 各々配線して、第2導電型の構成トランジスタを対称に配置してなる第2差動対 と、

前記第2差動対の一端に接続され、第2導電型の前記各構成トランジスタへの 接続配線が対称になるように配置された第2電流源と、

前記第1電流源から第1導電型の前記各構成トランジスタへの接続配線の第1 分岐ノードと、前記第2電流源から第2導電型の前記各構成トランジスタへの接 続配線の第2分岐ノードとの間に接続され、前記第1差動対と前記第2差動対と に囲まれた領域に配置したコンデンサとを備えた差動信号出力回路を有すること を特徴とする半導体集積回路装置。

(付記13) 差動信号を入力する差動入力部と、

前記差動入力部に電流を供給する電流供給部と、

前記差動入力部と前記電流供給部との接続ノードと、低インピーダンスノードとの間に接続されるコンデンサとを備えた差動信号出力回路を有してなることを 特徴とする差動信号伝送システム。

(付記14) 差動信号を入力する差動入力部と、

前記差動入力部に電流を供給する第1電流供給部と、

前記差動入力部と前記第1電流供給部との接続ノードと、前記第1電流供給部が出力する電流値と同等以上の電流供給能力を有する第2電流供給部との間に接続されるコンデンサとを備えた差動信号出力回路を有してなることを特徴とする差動信号伝送システム。

(付記15) 差動信号を入力する、第1導電型で構成された第1差動入力部と

前記第1差動入力部に電流を供給する第1電流供給部と、

差動出力端子を前記第1差動入力部の差動出力端子に接続し差動信号を入力する、第2導電型で構成された第2差動対と、

前記第2差動入力部に電流を供給する第2電流入力部と、

前記第1差動入力部と前記第1電流入力部との接続ノードと、前記第2差動入

力部と前記第2電流入力部との接続ノードとの間に接続されるコンデンサとを備えた差動信号出力回路を有してなることを特徴とする差動信号伝送システム。

[0056]

【発明の効果】

本発明によれば、高速動作を要する差動信号出力回路においても、回路構成、 あるいは製造ばらつきから生ずる応答特性のずれ、配線遅延の差から生ずる入力 信号のタイミングのずれ等による差動出力端子電圧の電圧オーバーシュート/ア ンダーシュートを抑制して、差動入力信号の安定した高速切り替えを実現できる 差動信号出力回路を提供することが可能となる。

【図面の簡単な説明】

【図1】

第1 実施形態の差動信号出力回路を示す回路図である。

【図2】

第1 実施形態における電流源の回路例を示す回路図である。

【図3】

第1実施形態におけるコンデンサの具体例を示す回路図である。

【図4】

第1 実施形態の具体例を示す回路図である。

【図5】

第1実施形態の具体例のシミュレーション結果による差動出力波形を示す波形 図である。

【図6】

第1実施形態の差動信号出力回路のレイアウトを示すパターン図である。

【図7】

第2 実施形態の差動信号出力回路を示す回路図である。

【図8】

差動信号伝送システムの一例を示すブロック図である。

【図9】

従来技術における差動信号出力回路を示す回路図である。

#### 【図10】

従来技術における他の差動信号出力回路を示す回路図である。

#### 【符号の説明】

1 第1実施形態の差動信号出力回路

2A、2B、2C、2D 第2実施形態の差動信号出力回路

C 1 第 1 電流源

C 2 第 2 電流源

C3, C3n, C3p, C4, C4n, C4p

電流源

CC1, CC2n, CC2p, CC3n, CC3p

過渡電流パス用コンデンサ

CL 負荷容量

CM1、CM2 MOSコンデンサ

CP 平行平板コンデンサ

Q1、Q2 第1差動対を構成するPMOSトランジスタ

Q3、Q4 第2差動対を構成するNMOSトランジスタ

Q5p, Q6p, Q7p, Q8p

差動対を構成するPMOSトランジスタ

Q5, Q6, Q5n, Q6n, Q7, Q8, Q7n, Q8n

差動対を構成するNMOSトランジスタ

R L 負荷抵抗

TP ツイストペアケーブル


X c 過渡電流パス用コンデンサのインピーダンス

【書類名】

図面


【図1】

## 第1実施形態の差動信号出力回路



【図2】


## 第1実施形態における電流源の回路例





【図3】


# 第1実施形態におけるコンデンサの具体例






# 【図4】

# 第1実施形態の具体例




【図5】

第1実施形態の具体例のシミュレーション差動出力波形




Time(lin)(TIME)

## (B)第1実施形態



【図 6 】 第1実施形態の差動信号出力回路のレイアウトパターン図







### 【図7】

# 第2実施形態の差動信号出力回路

# (A)受動負荷で構成したタイプ




### (B)能動負荷で構成したタイプ






### 【図8】

## 差動信号伝送システムの一例



# 【図9】

# 従来技術における差動信号出力回路







# 【図10】

# 従来技術における他の差動信号出力回路

## (A)受動負荷を備えたタイプ



# (B)能動負荷を備えたタイプ



【書類名】 要約書

【要約】

【課題】 回路構成や製造ばらつきから生ずる応答特性のずれ、配線遅延差から生ずる入力信号タイミングのずれ等による差動出力端子の電圧オーバーシュート/アンダーシュートを抑制し、差動入力信号の安定した高速切り替えを実現できる差動出力信号回路を提供すること。

【解決手段】 第1電流源C1を介して電源電圧VDDと接続されPMOSトランジスタQ1、Q2で構成される第1差動対と、第2電流源C2を介して接地電圧GNDと接続されNMOSトランジスタQ3、Q4で構成される第2差動対とが、差動出力端子OUT、OUTXで互いに接続され、各差動対と電流源との接続ノードN1、N2間にコンデンサCC1が接続されて差動信号出力回路が構成される。差動入力端子IP、IMへの差動入力信号の切り替わり時に差動対がオフ状態となっても、コンデンサCC1が過渡的な電流パスを形成してノードN1、N2の電圧変動を抑制する。

【選択図】 図1

### 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社

#### 出願人履歴情報

識別番号

[000237617]

1. 変更年月日

1990年 9月 6日

[変更理由]

新規登録

住 所 愛知県春日井市高蔵寺町2丁目1844番2

氏 名

富士通ヴィエルエスアイ株式会社